

PATENT ABSTRACTS OF JAPAN

(11) Publication number : 05-260002

(43) Date of publication of application : 08.10.1993

(51) Int.Cl.

H04J 3/00
H04J 3/17
// G06F 3/153
H04N 7/08

(21) Application number : 04-058408

(71) Applicant : HITACHI LTD
HITACHI ASAHI ELECTRON:KK

(22) Date of filing : 16.03.1992

(72) Inventor : KOBAYASHI YOSHIHIRO
NAKA KATSUMASA
KATO YUTAKA


(54) DATA TRANSMITTING METHOD FOR COMPUTER SYSTEM

(57) Abstract:

PURPOSE: To reduce the number of signal conductors and to reduce the material cost of signal conductors by superposing and transmitting various kinds of data signals and synchronizing signals for video.

CONSTITUTION: A computer transmits a data signal S1 for display and a data signal S2 for input/output devices to a data superposing/separating circuit 2. The data superposing/separating circuit 2 superposes the data signal S1 for display and the data signal S2 for input/output devices and transmits them to a data superposing/separating circuit 3. In this case, the data superposing/ separating circuits 2 and 3 are connected by optical fiber cables or wire cables.

Thus, since plural kinds of data superposed on the synchronizing signals for video, or the synchronizing signals for video superposed on other data can be transmitted, the number of the transmitting cables among the computer and input/output devices or the like can be reduced and the material cost of the transmitting cables can be reduced for the computer system.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (J P)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平5-260002

(43)公開日 平成5年(1993)10月8日

(51) Int.Cl.⁵
 H04J 3/00
 3/17
 // G06F 3/153
 H04N 7/08

識別記号 庁内整理番号
 C 8843-5K
 Z 4101-5K
 330 A 9188-5B
 Z 9070-5C

F I

技術表示箇所

審査請求 未請求 請求項の数2 (全9頁)

(21)出願番号 特願平4-58408

(22)出願日 平成4年(1992)3月16日

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(71)出願人 391002384

株式会社日立旭エレクトロニクス

愛知県尾張旭市晴丘町池上1番地

(72)発明者 小林 好博

神奈川県海老名市下今泉810番地 株式会
社日立製作所オフィスシステム設計開発セ
ンタ内

(74)代理人 弁理士 秋本 正実

最終頁に続く


(54)【発明の名称】計算機システムにおけるデータ伝送方法

(57)【要約】

【目的】計算機と表示装置及び入出力装置との間の信号線数を削減し、コストの低下を図ることを目的とする。

【構成】データ重畠・分離回路2とデータ重畠・分離回路3は、各種のデータ信号を表示装置4で用いられる映像用同期信号を用いて重畠し、又は各種のデータ信号に表示装置4で用いられる映像用同期信号を重畠した状態でデータ信号の送受を行う。

[図 1]



【特許請求の範囲】

【請求項 1】 計算機と、表示装置と、入力装置と出力装置又は入出力装置とから構成される計算機システムにおいて、

計算機と表示装置又は入力装置又は出力装置又は入出力装置の間で送受される各種のデータ信号を、表示装置で用いられる映像用同期信号を用いて重複し、重複した状態でデータ信号の送受を行うことを特徴とする計算機システムにおけるデータ伝送方法。

【請求項 2】 計算機と、表示装置と、入力装置と出力装置又は入出力装置とから構成される計算機システムにおいて、

計算機と表示装置又は入力装置又は出力装置又は入出力装置の間で送受される各種のデータ信号に表示装置で用いられる映像用同期信号を重複し、重複した状態でデータ信号の送受を行うことを特徴とする計算機システムにおけるデータ伝送方法。

【発明の詳細な説明】

【0001】

【産業上の利用分野】 本発明は計算機システムにおけるデータ伝送方法にかかり、特に入力装置、出力装置、入出力装置の何れか、またはこれらの組み合わせと表示装置と計算機とから構成される計算機システムにおけるデータ伝送方法に関する。

【0002】

【従来の技術】 従来技術としては、例えば、「画像工学ハンドブック」の第336頁から337頁（1986年朝倉書店発行）に開示されているように、テレビ放送で使用している複数の表示用信号の重複伝送、さらには表示用信号とコードデータとを重複させた文字放送があるが、計算機システムにおいて表示用データ信号と他のデータ信号を重複させた例はない。

【0003】

【発明が解決しようとする課題】 一般に、計算機システムには、計算機に対して、CRTディスプレイ等の表示装置、キーボード等の入力装置、CRTディスプレイに内蔵されたブザー等の出力装置が接続されている。計算機に対して、表示装置や入力装置や出力装置を距離を離して設置する場合、距離が増すほど信号を伝送するケーブル（ワイヤケーブルや光ファイバケーブル）の材料費は信号線の本数により大きく左右する。

【0004】 本発明の目的は、計算機と入力装置、出力装置、入出力装置間で送受される各種の信号と映像用同期信号を重複して伝送することにより、信号線本数の削減を図り、信号線の材料費を低減することを目的とする。

【0005】

【課題を解決するための手段】 本発明の計算機システムのデータ伝送方法は、計算機と、表示装置と、入力装置と出力装置又は入出力装置とから構成される計算機シス

10

テムに適用されるものであり、各種のデータ信号を表示装置で用いられる映像用同期信号を用いて重複し、又は各種のデータ信号に表示装置で用いられる映像用同期信号を重複した状態でデータ信号の送受を行うことを特徴としている。

【0006】 具体的には、実施例で明らかになるように、映像用同期信号を基準に時分割し、任意の分割位置にデータを重複する手段と、重複させるためデータ長の長いデータを圧縮する手段を有するようにしたものである。例えば、映像用同期信号の時分割は、水平同期信号をトリガパルスとして用いて垂直同期信号をフリップフロップに通してやれば、水平同期信号の周期で分割することができる。任意の分割位置を選択する手段は、上記のフリップフロップの出力と搬入させる信号を用い、論理回路により構成できる。また、データを圧縮する手段は、シリアルビットシフトレジスタを用いクロックを切替えることによって実現することができる。

【0007】

20

【作用】 本発明によれば、各種のデータ信号と表示装置で用いられる映像用同期信号とが重複された状態で伝送されるため、信号線本数の削減を図り、信号線の材料費を低減することが可能になる。

【0008】

【実施例】 以下、本発明の実施例について図面を参照しながら説明する。

30

【0009】 図1は、本発明が適用される計算機システムの一例を示すブロック図である。図1において、1は計算機、2、3はデータ重複・分離回路、4は表示装置、5は入力装置、6は出力装置である。計算機1は、データ重複・分離回路2に対して表示用データ信号S1と入出力装置用データ信号S2を送出する。データ重複・分離回路2は、表示用データ信号S1と入出力装置用データ信号S2を重複して、データ重複・分離回路3に送る。データ重複・分離回路3は、受信した重複信号を分離して、それぞれ表示装置4又は入力装置5又は出力装置6に送信する。ここで、データ重複・分離回路2とデータ重複・分離回路3の間は、光ファイバケーブル又はワイヤケーブルによって接続されている。なお、図1に示す計算機システムにおいて、言うまでもなく、データ重複・分離回路3において各種のデータ信号を重複し、データ重複・分離回路3からデータ重複・分離回路2に対して重複信号を送り、データ重複・分離回路2において、分離を行うことも行われる。

40

【0010】 図2は、データ重複・分離回路2、3において、重複・分離される各種信号の一例を示す図である。図1において、H SYNC-Pは水平同期信号、V SYNC-Pは垂直同期信号、Video(G)は映像信号（グリーン）、SPK-Pは表示装置4に内蔵されたスピーカを制御するスピーカ信号、KR-N、LD-N、KD-Nは共に入力装置4を制御するキーボード制

50

御信号である。

【0011】図2に示すように、計算機1側のデータ重畠・分離回路2は、水平同期信号H SYNC-Pと垂直同期信号V SYNC-Pと映像信号Video(G)とスピーカ信号SPK-Nとキーボード制御信号KR-N, LD-Nの6信号を重畠して、データ重畠・分離回路3に対して送信している。これにより、上記6つの信号は、1本の光ファイバケーブルKにより、送信が可能となっている。

【0012】図3は、水平同期信号H SYNC-Pと垂直同期信号V SYNC-Pとスピーカ信号SPK-Pを重畠する回路であり、図4は図3に示す回路の動作を説明するためのタイムチャートである。図3において、フリップフロップ201の出力であるパルス信号V SYNC1-P, V SYNC2-P, V SYNC3-P, V SYNC4-Pは、垂直同期信号V SYNC-Pを水平同期信号H SYNC-Pのパルスの立上がりで分割して得られるものである。これを用いることにより、V SYNC-Pを分割した部分の何番目にどのような信号を乗せるかを正確に決めることができる。

【0013】この分割方法を利用して、垂直同期信号V SYNC-Pとスピーカ信号SPK-Pを重畠した信号CSYNC-Pを形成する。この重畠においては、スピーカ信号SK-Pは水平同期信号H SYNC-Pのパルスの立上りから3μs離れた部分に1.2μsの幅のパルスMPで乗せるものとする。

【0014】まず、垂直同期信号V SYNC-Pは水平同期信号H SYNC-PをトリガとしてD型フリップフロップ201に取り込まれる。次に、パルス信号V SYNC2-Pとパルス信号V SYNC3-Pとが共に論理値“1”的タイミングで、かつ水平同期信号H SYNC-Pのパルスの後にスピーカ信号SPK-Pを乗せるものとする。乗せるべきスピーカ信号SPK-Pとパルス信号V SYNC2-P, V SYNC3-P、更にパルス幅を決定するための1.2μs幅パルスMPの4つの信号が NANDゲート202に入力され、NAND論理を取る。パルス信号V SYNC2-Pとパルス信号V SYNC3-Pとスピーカ信号SPK-Pと1.2μs幅パルスMPが全て論理値“1”的ときに、NANDゲート202の出力信号KSP-Nは論理値“0”となる。この論理値“0”は、スピーカ信号SPK-Pの要素となる。

【0015】その後、垂直同期信号V SYNC-Pをインバータ203で反転して得られる垂直同期信号V SYNC-NとNANDゲート202の出力信号KSP-Nとがノアゲート204に入力され、ノア論理を取る。ノアゲート204の出力信号SCSYNC-Pは、図4に示すように、垂直同期信号V SYNC-Pにスピーカ信号SPK-Pを重畠させたものとなる。最終的には、オアゲート205において、水平同期信号H SYNC-Pと信号SCSYNC-Pのオア論理をとることにより、垂

直同期信号V SYNC-Pとスピーカ信号SPK-Pの3つの信号を重畠した信号CSYNC-Pが得られる。

【0016】次に、シリアルデータであるキーボード制御信号LD-Nは、データ幅が長いため、データ圧縮した後に重畠する必要がある。次に、キーボード制御信号LDNのデータ圧縮の方法について説明する。図5は、キーボード制御信号LDNをデータ圧縮する圧縮回路のブロック図であり、図6は図5に示すデータ圧縮回路の動作を説明するためのタイムチャートである。

【0017】図5において、401はクロック切替部、402は NANDゲート、403はフリップフロップ、404はシリアルビットシフトレジスタである。図6に示すように、送出イネーブル信号505は、時刻t1からt4まで論理値“0”であり、この論理値“0”がクロック切替部401に入力されている。したがって、クロック切替部401は、時刻t1～t5に亘ってデータラッチ用クロック501を選択して NANDゲート402に出力する。一方、ラッチタイミング信号503がフリップフロップ403にトリガとして入力されると、フリップフロップ403はラッチイネーブル信号504を出力する。したがって、 NAND回路402は、このラッチイネーブル信号504により、クロック切替部401から出力されるデータラッチ用クロック501をシリアルビットシフトレジスタ404に出力する。シリアルビットシフトレジスタ404は、入力されたデータラッチ用クロック501のタイミングにしたがって、時刻t2～t4に亘ってキーボード制御信号LD-Nをラッチする。時刻t4において、シリアルビットシフトレジスタ404からのキーボード制御信号LD-Nの先頭部分が圧縮キーボード信号KLD-Nとして出力されると（論理値“0”）、フリップフロップ403がリセットされ、ラッチイネーブル信号504は論理値“0”になり、ラッチ動作が終了する。

【0018】次に、時刻t5において、送出イネーブル信号505が論理値“1”になると、クロック切替部401は、データ送信用クロック502を選択して NANDゲート402に出力する。データ送信用クロック502は、データラッチ用クロック501の2倍の周波数を有している。 NANDゲート402は、送出イネーブル信号505を受けて、データ送信用クロック502をシリアルビットシフトレジスタ404に出力する。シリアルビットシフトレジスタ404は、格納しているキーボード制御信号LD-Nをデータ送信用クロック502にしたがって、圧縮キーボード制御信号KLD-Nとして出力する。

【0019】なお、図5において、データ送信用クロック502の周波数を変化させることにより、圧縮キーボード制御信号KLD-Nのパルス幅を任意の値に設定することが可能である。このように、多量のシリアルデータを圧縮して伝送することにより、データ伝送時に占め

るデータ量を少なくすることができ、更に多くのデータを重複することも可能になる。

【0020】図7は、水平同期信号H SYNC-Pと重疊信号C SYNC-P（図3参照）と圧縮キーボード制御信号KLD-N（図5参照）とキーボード制御信号KKR-Pと映像信号V video（G）を重疊する演算回路のブロック図であり、図8は図6に示す演算回路601の動作を示すタイムチャートである。ここで、キーボード制御信号KKR-Pは、図2に示すキーボード制御信号KR-Nに基づいて、図3に示す回路と同様の回路により作成されるものである。

【0021】演算回路601においては、次のような演算が行われる。すなわち、図8に示すように、水平同期信号H SYNC-Pと重疊信号C SYNC-Pとが加算され、信号C SYNC1-Pが形成される。次に、信号C SYNC1-Pと圧縮キーボード制御信号KLD-Nとキーボード制御信号KKR-Pとビデオ信号V video（G）が加算され、最終的に重疊信号C SYNC2-Pが出力される。

【0022】演算回路601から出力される重疊信号C SYNC2-Pは、図7に示すように、発行ダイオード602に入力され、光信号に変換され、光ファイバケーブル（図示せず）を介し送信される。

【0023】図9は、受信側のデータ重疊・分離回路3の分離部の一例を示すブロック図である。光ファイバレシーバ801は送信されてきた重疊信号C SYNC2-Pを電圧信号に変換し、該電圧信号を增幅回路802において増幅する。次に、分離回路803において、信号の電圧レベルに基づいて、水平同期信号H SYNC-Pと垂直同期信号V SYNC-Pと映像信号V video（G）とスピーカ信号SP-Kとキーボード制御信号KKR-Nと圧縮キーボード制御信号KLD-Nとに分離される。さらに、圧縮キーボード制御信号KLD-Nは、データ伸長回路804に入力されて伸長され、キーボード制御信号LD-Nに変換される。ここで、データ伸長回路804は、図5に示す圧縮回路において、データラッチ用クロック501の周波数を2倍にし、データ送信用クロック502の周波数を1/2にすることにより、図5と同様の構成で実現することができる。

【0024】上記の実施例においては、データが計算機1側から表示装置4・入力装置5・出力装置6側に送信されるものとして、データ重疊・分離回路2についてはデータ重疊部を説明し、データ重疊・分離回路3についてはデータ分離部を説明した。しかし、データが表示装置4・入力装置5・出力装置6側から計算機1側に送信される場合においても、同様に実現することができる。

【0025】また、上記の実施例においては、各種のデータに水平同期信号や垂直同期信号を重疊ものとして説明したが、見方を変えて、水平同期信号や垂直同期信号を各種のデータに重疊するものとしてもよい。

【0026】

【発明の効果】本発明によれば、複数種のデータを映像用同期信号に重疊して、または映像用同期信号を他のデータに重疊して伝送することが可能となるため、計算機システムにおいて、計算機と入出力装置等の間の伝送ケーブル（ワイヤケーブルや光ファイバケーブル）の数を削減することが可能になり、伝送ケーブルの材料費を低減することができる。

【図面の簡単な説明】

【図1】本発明が適用される計算機システムの一例を示すブロック図。

【図2】データ重疊・分離回路2、3において、重疊・分離される各種信号の一例を示す説明図。

【図3】水平同期信号H SYNC-Pと垂直同期信号V SYNC-Pとスピーカ信号SP-K-Pを重疊する回路図。

【図4】図3に示す回路の動作を説明するためのタイムチャート。

【図5】キーボード制御信号LD-Nをデータ圧縮する圧縮回路のブロック図。

【図6】図5に示すブロック図の動作を説明するためのタイムチャート。

【図7】水平同期信号H SYNC-Pと重疊信号C SYNC-P（図3参照）と圧縮キーボード制御信号KLD-N（図5参照）とキーボード制御信号KKR-Pと映像信号V video（G）を重疊する演算回路のブロック図。

【図8】図7に示すブロック図の動作を説明するためのタイムチャート。


【図9】図1に示すデータ重疊・分離回路3の分離部の一例を示すブロック図。

【符号の説明】

1…計算機、2、3…データ重疊・分離回路、4…表示装置、5…入力装置、6…出力装置、201…D型フリップフロップ、202… NANDゲート、203…インバータ、204…ノアゲート、205…オアゲート、401…クロック切替部、402… NANDゲート、403…フリップフロップ、404…シリアルビットシフトレジスタ、601…演算回路、602…発行ダイオード、801…光ファイバレシーバ、802…増幅回路、803…分離回路、804…データ伸長回路。


【図1】

[図 1]




【図2】

[図 2]




【図4】

[図 4]




[図3]

[図 3]




[図5]




【図6】

【図6】




【図7】

【図7】




【図8】

【図8】



【図9】

[図9]



フロントページの続き

(72)発明者 中 克昌

愛知県尾張旭市晴丘町池上1番地 株式会
社日立旭エレクトロニクス内

(72)発明者 加藤 豊

愛知県尾張旭市晴丘町池上1番地 株式会
社日立旭エレクトロニクス内